概要
イリノイ大学の研究チームが、標準的な単結晶シリコン回路を400度以下の低温で垂直に積層する「モノリシック3D集積技術」を開発し、チップの計算密度と効率を大幅に向上させる道筋を示した。
詳細内容
### 概要
従来の半導体スケーリング（微細化）が物理的限界に達しつつある中、イリノイ大学のQing Cao教授率いるチームは、シリコン回路を直接かつ順次垂直に積み重ねる「モノリシック3D集積」の新しい製造プロセスを開発しました。この研究成果はNature誌に掲載されています。
### 技術的なブレイクスルー
従来の3Dチップは個別のウェハを貼り合わせるため、層間の接続がまばらになる課題がありました。一方、モノリシック統合は一層ずつ積み上げますが、シリコン形成に必要な1,000℃の高温が下層の金属配線を溶かす「熱予算」の問題がありました。研究チームは以下の手法でこれを解決しました：
- **単結晶シリコン・ナノメンブレン:** 厚さ10nm以下の極薄シリコン膜をドナーウェハから剥離し、ロールラミネーターを用いて200℃という極低温で下層回路へ転写・接合。
- **ジャンクションレス・トランジスタ:** 高温を必要とする「ドーピング」工程を回避するため、あらかじめ均一にドーピングされた膜を使用し、ゲートによるチャネル制御を可能にしました。
### 成果と意義
試作された3層構造のチップは98〜100%という高い歩留まりを達成し、既存の単一平面シリコンと同等の性能を示しました。これはカーボンナノチューブなどの代替材料を用いた3D集積よりも3〜4倍高い性能です。この技術は、AIやデータ集約型計算に必要な高帯域・低電力な次世代プロセッサの基盤となることが期待されており、TSMC、Intel、IBMなどの業界パートナーとの連携により実用化が進められています。